纺织上用的电脑大提花机的电控就是控制电磁铁的,所谓的一针对应一个电磁铁,国内有一万多针的大提花机,4年前在上海纺织设备展会上看到国内厂家有声称做到5千多针的动作频率达到800次每分钟的机器,电路控制方式为工 ...
1 |: C& E' ^2 t" G0 `* S' ~/ cytysy 发表于 2009-6-23 22:57  7 P& l3 V1 C( _
又一种新的思路,真的很感谢。由于对有关专业不是太熟,在BAIDU上搜的概念,贴上上给我辈这样的菜鸟学习下。
3 Z4 S! p" ^) Z" ]+ u( ~
% ?" ^8 @1 M& y& T' p9 w, D1 Y2 y+ E5 V8 {
CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件,是从PAL和GAL器件发展出来的器件,相对而言规模大,结构复杂,属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台,用原理图、硬件描述语言等方法,生成相应的目标文件,通过下载电缆(“在系统”编程)将代码传送到目标芯片中,实现设计的数字系统。
: @- ~- j& _4 x2 s' B8 V: S) |" C4 Q' u4 Q& o, U
9 [. H, O$ t$ K( i CPLD主要是由可编程逻辑宏单元(MC,Macro Cell)围绕中心的可编程互连矩阵单元组成。其中MC结构较复杂,并具有复杂的I/O单元互连结构,可由用户根据需要生成特定的电路结构,完成一定的功能。由于CPLD内部采用固定长度的金属线进行各逻辑块的互连,所以设计的逻辑电路具有时间可预测性,避免了分段式互连结构时序不完全预测的缺点。3 Q. C1 R# n1 _
7 S8 c8 @, ?# f1 Y# g9 E. E. d
; Z+ A6 F- l' t' }
发展历史及应用领域:# D9 U4 r( j3 O# ~1 X) K
' O% C* [/ Z6 c
3 Z9 u' p; L4 ]" y1 b 20世纪70年代,最早的可编程逻辑器件--PLD诞生了。其输出结构是可编程的逻辑宏单元,因为它的硬件结构设计可由软件完成(相当于房子盖好后人工设计局部室内结构),因而它的设计比纯硬件的数字电路具有很强的灵活性,但其过于简单的结构也使它们只能实现规模较小的电路。为弥补PLD只能设计小规模电路这一缺陷,20世纪80年代中期,推出了复杂可编程逻辑器件--CPLD。目前应用已深入网络、仪器仪表、汽车电子、数控机床、航天测控设备等方面。 9 r6 m: c& W# t! @% X
! y7 |: u* U; S4 U' K- C$ ~. w7 h. _* r* N0 p. |$ X
器件特点:, ]' |6 Q: a, i
) s4 m: S$ C6 z4 g8 x2 J0 s3 Q. K6 m% Y) y5 t# D5 u3 M
它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点,可实现较大规模的电路设计,因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分,它的设计和应用成为电子工程师必备的一种技能。 % ]9 N3 |! n3 _: R9 v$ O, v
- B5 y: j7 D5 K- E; x9 G! v3 `6 V
0 `! S0 G; K. F. i 如何使用:
, f3 Q* z5 O1 T: ~( E9 K; p1 m1 e( e8 k" ^$ y# E
1 M+ w( o1 `# X) j0 g: _2 v0 P% Y CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台,用原理图、硬件描述语言等方法,生成相应的目标文件,通过下载电缆(“在系统”编程)将代码传送到目标芯片中,实现设计的数字系统。; N7 F: N' n, V" l5 d, D0 M
0 M0 N8 o4 q1 Q% W, D& k4 m( g, D6 M# o- a+ B1 f# _
这里以抢答器为例讲一下它的设计(装修)过程,即芯片的设计流程。CPLD的工作大部分是在电脑上完成的。打开集成开发软件(Altera公司 Max+pluxII)→画原理图、写硬件描述语言(VHDL,Verilog)→编译→给出逻辑电路的输入激励信号,进行仿真,查看逻辑输出结果是否正确→进行管脚输入、输出锁定(7128的64个输入、输出管脚可根据需要设定)→生成代码→通过下载电缆将代码传送并存储在CPLD芯片中。7128这块芯片各管脚已引出,将数码管、抢答开关、指示灯、蜂鸣器通过导线分别接到芯片板上,通电测试,当抢答开关按下,对应位的指示灯应当亮,答对以后,裁判给加分后,看此时数码显示加分结果是否正确,如发现有问题,可重新修改原理图或硬件描述语言,完善设计。设计好后,如批量生产,可直接复制其他CPLD芯片,即写入代码即可。如果要对芯片进行其它设计,比如进行交通灯设计,要重新画原理图、或写硬件描述语言,重复以上工作过程,完成设计。这种修改设计相当于将房屋进行了重新装修,这种装修对CPLD来说可进行上万次。
+ e) |0 O4 m. n0 N6 D1 S
, h; P0 S: n7 j0 H
9 G$ ], V& j% s% m8 _' \3 ? 家庭成员:经过几十年的发展,许多公司都开发出了CPLD可编程逻辑器件。比较典型的就是Altera、Lattice、Xilinx世界三大权威公司的产品,这里给出常用芯片: Altera EPM7128S (PLCC84) 6 l h4 p# X, V& C
4 h0 x$ P1 F" s0 E4 }, ^* l
2 e1 ?. b; U8 `, J0 L0 _& F/ R8 Y, N9 O Lattice LC4128V (TQFP100) p4 Q# y% m/ n+ `8 C3 D* K
5 J) }3 R5 v2 f2 v" ^5 K) I! `+ n$ }* E+ u2 ~
Xilinx XC95108 (PLCC84) 8 n, x+ H1 s1 M8 J) v7 l
& Z/ A! Q: X/ w$ W! }5 s; F
[编辑本段]# H0 I/ W0 u9 o( M4 `8 S
FPGA与CPLD的辨别和分类 FPGA与CPLD的辨别和分类主要是根据其结构特点和工作原理。通常的分类方法是:
" D# J( C! E1 x. J3 O
9 Y9 Q+ l: e) u) [5 F7 x: j. r# Q7 B+ m0 K! M/ n
将以乘积项结构方式构成逻辑行为的器件称为CPLD,如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)的Mach系列等。$ e; W7 z$ t: m3 R% I2 |) F
4 {# ^# x( o- y/ e, _% b
6 K( ]% L! p' X 将以查表法结构方式构成逻辑行为的器件称为FPGA,如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。 |